三星存内计算技术发布 全球首搭 MRAM

　　近日，三星电子在顶级学术期刊 Nature 上发表了全球首个基于 MRAM（磁性随机存储器）的存内计算研究。
 
　　存内计算由于无需数据在存储器和处理器间移动，大大降低了 AI 计算的功耗，被视作边缘 AI 计算的一项前沿研究。虽然 MRAM 存储器件具备耐用性、可大规模量产等优势，但其小电阻的特性阻碍了这类存储器被用于存内计算。
 
　　本次，三星电子的研究团队通过构建新的 MRAM 阵列结构，用基于 28nm CMOS 工艺的 MRAM 阵列芯片运行了手写数字识别和人脸检测等 AI 算法，准确率分别为 98% 和 93%。
 
　　
　　研究扩展存内计算类型，填补 MRAM 空白
　　在传统的计算机架构中，数据需要从内存移动到处理单元，然后将中间结果存储回内存。但这种无谓的信息传输不仅增加了计算延迟，也提升了相关功耗。
 
　　根据台积电此前对存内计算的研究，数据移动所消耗的能量甚至大于计算的能量消耗。因此，在内存中同时执行数据存储和计算的存内计算成为了行业与学术机构研究的焦点。
 
　　此前的研究中，非易失性的 RRAM（电阻式随机存取存储器）和 PRAM（相变随机存取存储器）是存内计算最常用的两类存储器。相比之下，尽管 MRAM 器件在操作速度、耐用性和量产等方面具有优势，但其较低的电阻使 MRAM 存储器在传统的存内计算架构中无法达到低功耗要求。
 
　　在本篇论文中，三星电子的研究人员构建了一种基于 MRAM 的新存内计算架构，填补了这种空白。论文特别写道，该研究并非和基于其他存储器的存内计算架构竞争。到目前为止，没有一种存储器类型在电子产品中占据绝对主导，因为不同类型的存储器各有自身的优点和缺点。因此，基于不同存储器的存内计算也可能发展成不同的架构。
　　 基于 28nm CMOS 工艺，准确检测 1851 张人脸
　　三星电子构建了一个 64×64 的 MRAM 阵列，其外围电路通过 28nm CMOS 工艺进行了集成。
 
　　具体结构上来说，MRAM 阵列在写 / 读（W / R）电子元件和底部的 TDC 读出电子元件之间，输入数据控制器（IN）位于阵列左侧。
 
　　为了弥补 MRAM 小电阻的问题，三星电子引入了一种新的位单元（阵列行列交叉处的元素，bit-cell），每个位单元组合成两条路径，每条路径则由一个 MTJ（磁性隧道结）和一个 FET（场效应管）开关串联组成。